Circuits logiques [2 ed.] 9782923565903

714 155 20MB

French Pages 433 [450] Year 2015

Circuits logiques [2 ed.]
9782923565903

Author / Uploaded
Xavier Maldague

Categories
Technique
Electronics

Table of contents :
Page de titre
Avant-propos
Table des matières
1 Codes binaires et portes simples
Cent cinquante ans d'histoire
1.1 Introduction
1.2 Du continu au discret
1.3 Pourquoi numériser ?
1.4 Avantages de deux états
1.5 Représentation binaire
1.6 Méthodes de conversion binaire en décimal
1.7 Calcul des fractions
1.8 Conversion de base décimale en base binaire
1.9 Conversion de fractions
1.10 Addition de nombres binaires non négatifs
1.11 Soustraction par la méthode du complément 2
1.12 Addition de fractions binaires
1.13 Codes et encodage
1.14 Portes logiques
1.15 Exemple de design : addition modulaire
1.16 Analyse et design des circuits logiques
1.17 Implantation matérielle des circuits logiques
Problèmes résolus
Exercices
2 Table de vérité et algèbre de Boole
George Boole
2.1 Introduction
2.2 Tables de vérité (tdv)
2.3 Primitives toutes faites et approche par mémorisation de la table de vérité
2.4 Première méthode de résolution d'une table de vérité ! résolution canonique par la méthode de la Somme de Produits (SdP)
2.5 Algèbre booléen
2.6 Propriétés du OU-exclusif
2.7 Utilisation de portes NON-ET dans les designs SdP (Somme de Produits)
2.8 Impliquants
2.9 Recherche des 0 et design avec des portes NON-OU (méthode de synthèse par Produit de Sommes (PdS))
2.10 Lois de De Morgan appliquées aux circuits PdS
2.11 Optimisation des designs numériques
Problèmes résolus
Exercices
3 Méthode des tables de Karnaugh pour minimiser les expressions booléennes
Maunce Karnaugh à l'origine de la méthode de simplification graphique
3.1 Introduction
3.2 Diagrammes de Venn et tables de Karnaugh
3.3 Simplification graphique des tables de Karnaugh
3.4 Solution en rassemblant les 0
3.5 Les choix « sans importance » dans les tables de Karnaugh
3.6 Tables de Karnaugh pour plus de quatre entrées
3.7 Aléas
Problèmes résolus
Exercices
4 Circuits programmables pour les designs combinatoires
August De Morgan : des lois fondamentales pour la simplification des circuits logiques
4.1 Introduction
4.2 Synthèse avec des circuits à intégration moyenne
4.3 Synthèse avec multiplexeurs
4.4 Multiplexeurs reliés en cascades
4.5 Multiplexeurs et théorème d'expansion de Shannon
4.6 Démultiplexeur (ou décodeur)
4.7 Synthèse par démultiplexeurs : utilisation des décodeurs pour la synthèse des tables de vérité
4.8 Mise en cascade de démultiplexeurs
4.9 Circuits de mémoire
4.10 Circuits logiques programmables (PLD)
4.11 PAL : Programmed Array Logic
4.12 PLA : Programmable Logic Array
4.13 FPGA
4.14 Logiciel de programmation
Problèmes résolus
Exercices
5 Bascules et flip-flops
Le premier microprocesseur : le 4004
5.1 Introduction
5.2 Retour de l'information et ses conséquences (feed-back)
5.3 Bascules R-S
5.4 État d'une bascule, état d'un circuit séquentiel
5.5 Bascule R-S améliorée : le latch D
5.6 Bascules à déclenchement sur front « maître-esclave » : flip-flop D
5.7 Formation de registres a partir de flip-flops D
5.8 Bascules à transition maître-esclave : flip-flop toggle (flip-flop T)
5.9 Flip-flop R-S maître-esclave et les contaminations aux « 1 » et aux « 0 » (« 1 catching » ou « 0 catching »)
5.10 Autre configuration pour le flip-flop D (section facultative)
5.11 Quelques paramètres importants des flip-flops synchrones
5.12 Flip-flop J-K
5.13 Résumé : flip-flops D, T, J-K
Problèmes résolus
Exercices
6 Séquenceurs synchrones
Quel défi !
6.1 Introduction
6.2 États et sortie
6.3 Circuits synchrones : considérations à propos de l'horloge
6.4 Étapes d'analyse et de design pour les circuits synchrones sans entrées
6.5 Analyse de circuits synchrones sans entrées
6.6 Design de séquenceurs synchrones sans entrées
6.7 Types de compteurs
6.8 Registres a décalage pour le design de séquenceurs synchrones
6.9 Unités cachées
6.10 Séquence arbitraire obtenue avec un compteur et une mémoire
Problèmes résolus
Exercices
7 Machine d'états synchrone
L'avenir des circuits logiques passe par les « nanotubes de carbones »
7.1 Introduction
7.2 Machine de Mealy
7.3 Analyse et design
7.4 Analyse des circuits synchrones avec entrées externes par la méthode des variables conditionnelles
7.5 Design des circuits synchrones avec entrées externes par la méthode des variables conditionnelles
7.6 Synthèse avec MSI et LSI
7.7 Analyse de machines à nombre finis d'états avec compteurs synchrones
7.8 Conception de machines à nombre fini d'états avec compteurs synchrones
7.9 Microprogrammation
Problèmes résolus
Exercices
Annexe
Lexique
Bibliographie
Références
Index